orcad中在不同gate间swap pin

 我们知道通过edit part设置相同的pingroup值可以实现Allegro Layout时管脚交换，但是遇到Heterogeneous的symbol，orcad把不同部分当作gate来处理，如果想在不同的gate之间实现管脚交换，即使设置成相同的pingroup值，也会报错

pins must be on the same gate in order to swap them

这时候要想实现gate之间的管脚交换，就需要用到SWAP_INFO属性了。在原理图中edit part，如果没有SWAP_INFO属性，需要添加该属性，值设置为｛S1+S2…｝，把想交换的pin的pingroup值设置成相同，然后生成网表导入到Allegro中，就可以在不同的gate之间swap pin了。

Orcad "Find window" 不见了？

 平时用orcad都挺正常的，今天不知怎么的，突然搜索列表窗口出不来了，怎么弄看不到搜素结果，在网上找了半天结果再cadence官方社区看到有人提问 

"Find Window can't pop up in OrCAD Capture 16.6“

有人回答可以用regedit打开注册表搜索找到 capture workspace，删掉就行了。为了保险起见，我先把这个键改了个名，发现Find window 真的又出来，然后就把它删了。

噪声系数的测量

 RF设计中，噪声系数是一个很重要的指标，在设计上要选择性能好的器件。那么在板子做好后，如何估算和失策噪声系数呢？

我们知道，环境噪声的功率应该是-174dBm，以卫星导航应用为例，假设射频通道的增益为80dB，那么，我们输入一个-100dBm的单音信号，那么射频通道的输出信号应该是-20dBm，这时候用频谱仪可以看到一个-20dBm的单音信号, 实测底部噪声为-28dBm

假设频谱仪的RBW为2MHz，那么换算一下为 10log2000000 = 63dB,  环境噪声为-174dBm，理论上频谱仪上看到的底噪约为 -174+80+63 = -31dBm。

那么噪声系数的NF 大约为 -28dBm-（-31dBm）= 3dB

XCF128X配置多片Virtex5 FPGA

总是有机会做第一个吃螃蟹的人，比如这次用到的XCF128X作为FPGA的配置PROM。据Xilinx上海的FAE说，我们是大陆地区第一个用到的客户。
1. 一定要选准模式，和XCF128X相连的FPGA一定要设为BPI Master模式，其它的选为SelectMap slave
2. 尽量把FPGA的DONE pin接到一起，这个没有去确定是不是必须的。如果接到了一起，在写入PROM时要用JTAG把所有的FPGA 用bit文件配置一次，否则DONE pin一直被拉低，PROM无法写入。
3. RDWR pin一定要接地，这样FPGA的data bus才会配置为输入。
4. 主要CCLK信号，必要时加匹配电阻，这个信号完整性还是很敏感的。
5. 用多个bit文件合并生产mcs文件时一定要选General Flash，不知道为什么，反正选Xilinx PROM生成的反而不能用。

庆祝开张

庆祝开张